賭場遊戲技巧描述：：ARM公司近日宣布，開始向臺積電的40納米G制造工藝提供業界最完善的IP平臺。這一最新的、已通過流片驗證的物理IP能夠滿足性能驅動消費產品的高成本效率開發；這些產品要求在不提高功耗的前提下提供先進的功能。這一平臺是為那些期望使用40納米工藝進行設計的開發者設計的，能夠促進更高水平的技術創新，同時保持性能驅動消費產品的功耗水平。這些消費產品包括：磁盤驅動器、機頂盒、移動計算設備、網絡應用、高清電視以及圖形處理器。 通過多通道的邏輯庫，ARM平臺提供了非常高的靈活性。這些庫包括高性能和高密度標準單元庫，以及電源管理套件和ECO套件庫擴展；后者主要用于解決亞微米設計中的漏電問題。所有的多通道長度庫（length libraries）在管腳封裝方面全部兼容，使得在標準設計流程中進行單元交換變得非常方便。通過以長通道長度設備（Long Channel Length Devices）取代或補充HVt、RVt或者LVt嵌入層，能夠極大地節省功耗和成本，提供更好的性能、更低的泄漏以及更低的制造成本。 此外，該平臺還包括嵌入式存儲器編譯器和接口IP，能夠滿足眾多對性能、功耗和面積的要求 。最優化的存儲器編譯器能夠提供最高的片上系統（SoC）性能，減小芯片尺寸，同時利用先進的電源管理技術將系統總功耗降到最低，從而實現更低的芯片和封裝成本。先進的電源管理是ARM存儲器架構一個基本部分，在SoC中能夠顯著降低動態功耗和泄漏功耗。高密度存儲器連同ARM創新的高速架構和專門針對多處理器的低功耗管理模式一起，可以實現出眾的ARM CPU，這在非處理器優化解決方案中是實現不了的。 ARM 40納米接口IP為SoC設計師提供了一組完善的通用I/O、專用I/O和DDR接口宏。接口IP在設計時被賦予先進的可編程性，這使得它能夠在將ARM CPU與外部相連、從而實現多種SoC應用的時候提供非常高的靈活性。這一接口IP中含有一些能夠被動態控制的電源和泄漏節省模式，從而進一步優化整體的SoC功耗，并實現更好的電源配置細度。通過使用普通的ESD和電源導軌設計方法論，這一接口IP能夠實現無縫的擴充棧（pad ring）集成，并且顯著降低可靠性風險。ARM同時還提供業界領先的、高度集成的、全速的DDR PHY解決方案，以及對高速BIST和DFI支持，與專用I/O（例如LVDS物理接口）一起，支持靈活的存儲控制器的集成。 ARM物理IP部門執行副總裁兼總經理Simon Segars表示：“ARM在同時開發處理器IP和物理IP方面有著獨一無二的地位，使得這兩者能夠充分地互相補充，并縮短整體設計周期。我們通過在早期與領先的代工廠和EDA公司合作，進一步提高了我們的技術，確保了一個強大的支持基礎架構的存在，為設計師提供了一個低風險、經流片驗證、具有成本效率的設計戰略。通過我們與臺積電的戰略合作，我們能夠用制造工藝對物理設計進行優化，從而提供最理想的結果。” Synopsys市場和戰略開發資深副總裁John Chilton表示：“ARM 和Synopsys一直專注于通過在可供代工廠立即使用的物理IP平臺以及整合的設計工具方面的合作，來減少設計周期中所遇到的挑戰。ARM為設計師提供了完善的40納米產品，而我們已經同ARM緊密合作，確保這一新的平臺通過了我們的Lynx Design System（Lynx設計系統）的驗證。通過在我們的Lynx Foundry-Ready System（Lynx可供代工廠立刻使用系統）上對ARM IP進行預測試，能夠提供一種低風險的方式，實現已獲驗證的、可立即進行制造的40納米SoC解決方案。這一組合能夠以快速、低成本的方式幫助高度優化的設計轉化為芯片產品。”